Claude Opus 5.5 設計的 RISC-V 處理器在 HWE 基準測試中，其速度和體積均優於人類工程師設計的 VexRiscv。該 AI 生成的設計在 FPGA 上佔用更少的物理空間，同時獲得了更高的 CoreMark 分數。

該設計通過了三次正確性檢查並在真實 FPGA 上運行，確保結果並非僅為模擬值。AI 透過移除關鍵路徑上的除法器來優化效能，因為 CoreMark 基準測試在測量程式碼中並未使用除法運算。

此結果表明大型語言模型現在可以在特定的硬體工程任務中超越人類專家，暗示晶片設計正轉向由 AI 驅動。它突顯了 AI 在速度和面積等關鍵效能指標上，比傳統方法更有效進行優化的潛力。

事件背景

HWE 基準測試透過讓 LLM 代理程式設計 RISC-V CPU 來評估其在真實硬體工程任務中的表現。這些設計在通過形式化正確性證明後，會根據其在 FPGA 上的實際效能進行評分，從而嚴格測試 AI 建立功能性硬體的能力。VexRiscv 是一種廣泛使用的人類設計 32 位元 RISC-V CPU 實現，以其效率和 FPGA 相容性而聞名。

社群觀察

包括晶片工程師在內的社群成員認為該結果令人印象深刻，但也指出基準測試的優化（例如移除未使用的除法器）促成了效能提升。大家普遍認為，隨著硬體變得越來越小且複雜，AI 設計的晶片勢在必行。